Pcie3.0x8 眼图测试 物理层一致性

PCI总线管脚功能     

　　PCI主设备少需要49根线，从设备少需要47根线，剩下的线可选。在介绍PCI管脚功能前，先来说明下PCI管脚信号的类型。      

　　in：输入信号；     

　　out：输出信号；     

　　t/s：双向三态信号(Tri-state)，无效时为高组态；     

　　s/t/s：持续三态信号(Sustained Tri-state)，每次由且只由一个单元拥有并驱动的低有效、双向、三态信号。驱动一个s/t/s信号到低的单元在释放该信号浮空之前必须要将它驱动到高电平至少一个周期。这个特点很重要，在后面我们分析PCI信号质量案例的时候会用到；    

　　o/d：漏极开路输出(Open Drain)；    

　　#：此符号代表该信号在低电平时有效。  

　　PCI总线引脚图如下所示。   

　　实际使用中需要上拉的信号有：frame#, TRDY#, IRDY#, DEVSEL#, STOP#, PERR#, SERR#, LOCK#, REQ64#, ACK64#, REQ#, GNT#, AD[63:32],C/BE[7:4], PAR64等，上拉电阻一般为10kohm，未使用的PCI管脚也要处理，避免悬空。不需要上拉的信号有AD[31:0], C/BE[3:0], PAR, IDSEL, CLK。    

1).系统引脚        

　　CLK：in，系统时钟，为所有PCI上的传输及总线仲裁提供时序。除RST#外，所有PCI信号都在CLK信号的上升沿采样。        

　　RST#：in，异步复位信号。