ddr一致性测试,硬件实验室
上图是tRCD=3的时序图，NOP=Not Operation，表示无操作，灰色区域表示Don’t Care。
接下来，相关的列地址被选中以后，将会触发数据传输，但从存储单元中输出到真正出现在内存芯片的I/O接口之间还需要一定的时间(数据触发本身就有延时，而且还需要进行信号放大)，这段时间就是列地址脉冲选通潜伏期(CAS Latency,CL)，CL的数值与tRCD一样，以时钟周期数表示。比如DDR3-800的有效频率(传输数据频率)为800MHz，由于DDR3的预取数为8，所以核心频率为100MHz，核心周期为10ns，如果CL=2，那么就意味着列地址脉冲选通潜伏期为20ns。CL只针对读取操作有效。
------------------------------------