TigerShar DSP有3个电源，其中数字2.5 V(VDD_Io)为I/0供电;数字1.2 V(VDD)为DSP内核供电;模拟1.2 V(VDD_A)内部锁相环和倍频电路供电。系统将主机提供的5V,经过TPS54350得到2.5V和1.2 V的电压。各片DSP的数字1.2V(VDD)电源各由1个TPS54350供给。5个。DSP内部模块1.2V(VDD)由同一个。DSP的VDD(+1.2V)经滤波网络后解决。5个。DSP的FO 2.5V电源直接由主机提供的5V经过TPS54350得到2.5V统一供给，同时提供FPGA(EPU1。K30)的VccM(+2.5 V)电压。其中FPGA的Vcc_IO(+3.3V)利用TPS54350输出的+3.3V电压来供电。本系统的供电电路框图如图2所示。图3示出单个DSP的内核供电电路框图及外围电路配置。
T37S54350采用小型16引脚HTSSOP封装。根据以往的经验，建议设计PC板时最好给TPS54350加上散热片，电源线尽量粗一点。在TPS54350的前后均加上滤波网络，尽量保证得到比较合适的电压。
系统中的EPlK30产生上电复位波形和时序控制。由于EPlK30需要一个配置电路，而且它和DSP存在一个上电先后的问题。即在上电后，如果FPGA完成配置文件的读入时.DSP仍未上电稳定.则应充分延长TStart_I0的低电平时间，以避免DSP上电未稳定而FPGA上电波形已结束的情况发生。因此。应保证DSP上电稳定先于FPGA配置文件的读入，此问题在系统设计时应予以充分重视.否则DSP将无法正常工作。TigerSharc TS201S要求数字2.5V和l-2V应同时上电。若无法严格同步，则应保证内核1.2V电源先上电.I/0的2.5 V电源后上电。本系统在数字2.5 V输入端并联了一个大容量电容器.在数字1.2 V输入端并联了一个小容量电容器.其目的就是为了保证2.5V充电时间大于1.2V充电时间.来解决电源供电先后的问题。
A06B-6112-H037#H580
A06B-6112-H030#H580
A06B-6112-H026#H580
A06B-6112-H022#H580
A06B-6112-H022#H550
A06B-6112-H015#H580
A06B-6112-H011#H580
A06B-6112-H011#H550
A06B-6112-H006#H580
A06B-6112-H006
A06B-6112-H002#H580
A06B-6111-H206#H550
A06B-6111-H105#H550
A06B-6111-H045#H550
A06B-6111-H037#H550
A06B-6111-H030#H550
A06B-6111-H030
A06B-6111-H026#H550
A06B-6111-H026
A06B-6111-H022#H550
A06B-6111-H022
A06B-6111-H015#H550
A06B-6111-H011#H570
A06B-6111-H011#H550
A06B-6111-H011#550
A06B-6111-H011
A06B-6111-H002#H550
A06B-6110-K801
A06B-6110-H260
A06B-6110-H055
A06B-6110-H037
A06B-6110-H030#H550
A06B-6110-H030
A06B-6110-H026
A06B-6110-H015
A06B-6110-H011