新闻资讯

DDR3信号完整性测试,DDR3电源完整性测试,DDR3时序测试

发布时间:2023-12-17 12:11  点击:8次

测量方法


JEDEC规范定义了 DRAM的引脚或球必须满足的电气与定时方面的要求。一些较新的DDR DRAM采用了精细球栅阵列(FBGA)封装,此封装下的焊接球很难接触。因此,我们建议测量时,探头应尽可能接近DRAM的球状焊点。通常,我们可以在与焊接球相连的过孔上或与其相连的电阻靠近DRAM一侧的焊盘上测量。

目前的差分有源电压探头能在探头顶端容性负载低于0.22pF的情况下达到高达13GHz的测量带宽。此类工具对DDR信号(通常为单端信号)的影响非常小,很适合DDR测量,强烈建议大家使用。由于DDR信号对噪声非常敏感,因此建议在测量此类信号时采用带宽足够大的示波器,以避免示波器的噪声影响测量。有些示波器具备带宽压缩功能,能调节至恰好适合测量的带宽,以实现**和可重复的测量。图1所示为13 GHz差分有源探头连接到DDR2 DIMM的过孔上的情形。

D0BB1430-7FF6-49FA-B873-29F085FC493D.pngE047D8E8-197E-458A-92A4-D896607BE9F1.png

北京淼森波信息技术有限公司

联系人:
邓经理(先生)
手机:
18601085302
地址:
北京市海淀区永泰庄北路1号天地邻枫2号楼A座B101
我们发布的其他新闻 更多
ddr3新闻
拨打电话 请卖家联系我