日本技术研究组合最先端半导体技术中心（LSTC）联合产业技术综合研究所（产综研）、东京大学、物质·材料研究机构（NIMS）、东京科学大学及东京都市大学，成功开发出面向2纳米及更先进节点逻辑芯片的栅极绝缘膜薄层化技术。该技术将等效氧化物厚度（EOT）压降至0.9纳米，突破此前1.4纳米的行业瓶颈，并同步实现阈值电压（V<sub>th</sub>）的精密调控，为下一代环栅（GAA）晶体管的高速与低功耗协同优化提供可落地的工艺路径。
LSTC成立于2022年，自2024年起系统推进‘超越2纳米世代’（Beyond 2 nm）的器件、材料与工艺基础技术研发。本次成果聚焦GAA结构晶体管的核心挑战：在持续微缩中兼顾开关速度提升与漏电抑制。团队将传统SiO<sub>2</sub>界面层厚度减薄至约0.2纳米——相当于单原子层尺度，远低于常规湿法工艺极限；转而采用新型干法工艺，在减压氧气氛下控制热处理温度与氧分压，实现界面稳定性与成膜均匀性的双重保障。这一工艺使整体栅介质等效氧化物厚度（EOT）从1.4纳米压缩至0.9纳米，直接对应国际器件与系统路线图（IRDS）为2纳米节点设定的目标值。
第二项关键技术是阈值电压的精细调控能力。研究团队在偶极子层（dipole layer）中引入电中性钛氧化物材料，使其在不显著扰动原有V<sub>th</sub>的前提下，赋予工程师对单个晶体管工作点的亚毫伏级调节自由度。这种‘非侵入式’调参机制，避免了传统掺杂或金属栅功函数调整带来的工艺复杂性与可靠性风险，尤其利于AI加速器等需混合部署高性能计算单元与超低功耗待机单元的异构芯片设计。LSTC首席研究员、产综研先进半导体研究中心右田真司指出：‘我们不仅实现了物理尺寸突破，更确立了栅介质薄层化与V<sub>th</sub>精准控制的协同技术框架，这构成了Beyond 2 nm时代的一个可行答案。’
处于产业链中游的工艺平台型技术
该技术属于半导体制造中游的关键工艺环节——前道晶圆代工中的栅极堆叠（gate stack）集成工艺。它不直接生产芯片，但决定300毫米晶圆上GAA晶体管的性能上限与良率天花板。目前，LSTC依托产综研已建成的300毫米晶圆先导线（pilot line），可完成从薄膜沉积、原子层刻蚀到电学表征的全流程验证。这意味着技术成果已脱离实验室阶段，进入面向代工厂（foundry）和IDM厂商的工程化导入窗口期。其核心价值在于：为尚未形成成熟量产能力的GAA工艺提供可复用的栅介质模块，降低台积电（TSMC）、三星、英特尔等头部厂商在2纳米节点的工艺试错成本。
对中国采购与设备厂商的实际关注点
对中国半导体设备与材料采购方而言，该成果凸显三个刚性需求：一是高精度干法氧化/退火设备的国产替代紧迫性——现有工艺依赖减压氧环境下的毫秒级温压耦合控制，国内尚无同类商用设备；二是原子层界面控制能力成为新门槛，涉及ALD（原子层沉积）腔体洁净度、前驱体纯度及反应腔流场均匀性等隐性指标；三是钛氧化物前驱体材料的批次稳定性要求极高，当前主要由日本Stella Chemifa、德国Merck等企业提供，国内高纯金属氧化物合成工艺仍处攻关阶段。该技术未采用高K金属栅（HKMG）之外的新材料体系，对现有国产ALD设备、高温退火炉及薄膜测试平台具备兼容基础，无需推倒重来，但需针对性升级控温精度与气体分压反馈模块。
日本半导体研发体系以‘官产学研’深度捆绑为特征：NEDO（新能源产业技术综合开发机构）提供长期稳定经费，产综研负责中试转化，高校承担基础机理研究，企业则参与规格定义与应用反馈。这种模式使技术从论文走向产线的周期显著短于纯学术路径。对中国设备厂商而言，LSTC先导线的开放合作机制值得跟踪——其300毫米平台已向本土设备企业发出联合验证邀请，重点评估国产ALD设备在0.2纳米级界面控制中的重复性与跨腔一致性。若能在该层级建立数据互认，将加速国产设备进入国际先进制程供应链的进程。