英特尔公司宣布，在美国俄勒冈州希尔斯伯勒（Hillsboro）的晶圆厂完成全球首批基于High NA EUV（高数值孔径极紫外光刻）技术的大规模量产芯片出货。这批产品为Intel Core Ultra Series 3处理器，代号Panther Lake，采用Intel 18A制程节点，部分关键层已通过ASML TWINSCAN EXE:5200B设备完成High NA EUV图形化——这是全球半导体行业首次将该技术投入商业量产交付，而非于研发或试产阶段。
此次量产并非全层采用High NA EUV，而是聚焦于晶体管栅极、接触层等对线宽精度和套刻误差（overlay）要求最高的关键工艺层。英特尔确认，这些层已在俄勒冈工厂通过High NA EUV平台完成资格认证（qualification），且良率与当前主流NXE平台相当，产能爬坡节奏匹配现有产线节拍。这意味着客户收到的Panther Lake芯片，其核心逻辑密度提升直接源于High NA EUV带来的更高分辨率（理论最小分辨率达8纳米以下）与更优套刻控制能力（<1.5纳米），而非单纯依赖多重曝光或设计补偿。
High NA EUV是ASML继NXE:3400系列之后的第二代EUV系统，核心升级在于光学系统数值孔径（NA）从0.33提升至0.55，配合新型反射镜与更精密的工件台控制系统。TWINSCAN EXE:5200B作为该技术首个商用型号，单机每小时可处理160片晶圆（wph），较上一代NXE:3800C提升约20%，将套刻精度提升30%以上。英特尔在2024年率先在其俄勒冈研发中心完成该设备的安装与工艺调试，并成为全球首家完成High NA EUV产线集成与客户送样的IDM厂商。该设备目前仅部署于英特尔自有晶圆厂，尚未向第三方代工厂（如台积电、三星）开放商用交付。
Intel 18A工艺与Panther Lake的实际参数意义
Intel 18A并非传统意义上的“18纳米”节点，而是英特尔新一代制程命名体系下的先进封装与晶体管架构组合：其底层晶体管采用RibbonFET（环绕式栅极）结构，背面供电网络（BSPDN）实现电源与信号布线分离，配合High NA EUV实现单芯片集成超百亿晶体管。Panther Lake作为首批落地产品，面向轻薄笔记本与AI PC场景，其CPU核心采用Redwood Cove微架构，GPU集成Xe-LPG架构并支持AV1硬件编解码，NPU算力达10 TOPS——这一能效比提升，部分归因于High NA EUV对FinFET后段金属互连层（尤其是M0/M1层）的图形化精度改善，降低了电阻-电容延迟（RC delay）。
对产业链而言，High NA EUV量产意味着两条路径正在加速交汇：一是IDM厂商（如英特尔）通过自建先进产线强化技术自主性；二是设备与材料供应链门槛陡增。目前全球仅ASML能提供High NA EUV整机，其配套的光刻胶（如JSR、信越化学的chemically amplified resists）、反射镜镀膜（蔡司）、真空环境控制系统（爱德华兹）均需重新适配。中国采购方若涉及相关设备维保、备件进口或光刻胶选型，需特别注意美国《出口管理条例》（EAR）对High NA EUV相关物项的严格管控——即便非直接军用，其技术参数已触发“国家安全例外”条款，进口许可审批周期显著延长。
中东与北非市场对先进制程芯片的实际需求
阿拉伯语区虽非先进制程芯片主要消费市场，但其数据中心建设正快速升级。沙特NEOM新城、阿联酋马斯达尔城及埃及新行政首都的AI算力中心，近年大量采购搭载Intel Core Ultra系列的服务器与边缘AI终端。Panther Lake芯片的商用，意味着当地集成商可同步获得支持本地化AI推理（如阿拉伯语语音识别、伊斯兰金融风控模型）的低功耗高性能平台。需注意：High NA EUV带来的成本上升尚未完全传导至终端，当前Panther Lake模块单价较上代Meteor Lake上涨约12%-15%，主要来自掩模版复杂度增加与良率爬坡期摊销成本。中东客户在招标时若指定“支持本地AI模型优化”的处理器，Panther Lake的NPU指令集兼容性与内存带宽（LPDDR5x 8533 MT/s）将成为关键评标参数。
对国内晶圆厂与封测企业而言，High NA EUV量产释放的明确信号是：2纳米及以下节点的工艺窗口已实质性打开，但技术扩散存在明显时滞。台积电预计2025年下半年才启动High NA EUV风险试产，三星则计划2026年导入。这意味着未来2-3年，英特尔在18A节点的先发优势将直接影响其Foundry代工业务的客户争夺——尤其对需要高密度逻辑+先进封装协同设计的AI芯片初创公司。中国IC设计企业若规划2026年后流片项目，需提前评估Intel Foundry的18A产能分配机制与NDA条款，因其当前产能优先保障自有产品，外部客户排期窗口尚不透明。
一个关键数字值得中国采购与工程团队重点关注：TWINSCAN EXE:5200B设备的套刻精度标称值为1.3纳米（3σ），而当前主流NXE平台为1.8纳米。这一0.5纳米差距看似微小，却决定了能否在单颗芯片上可靠集成超过120亿晶体管——对AI加速器、5G毫米波射频SoC及车规级MCU的良率有决定性影响。国内从事高端芯片封装测试的企业，在承接采用18A及以上工艺的客户订单时，必须验证自身探针卡校准精度与CP测试平台的电压/时序分辨率是否匹配该层级的电性参数波动范围，否则可能误判功能良品。