美国应用材料公司（Applied Materials）于31日在首尔媒体沟通会上明确指出，制约人工智能半导体性能提升的核心并非算力本身，而是数据移动效率。公司宣布将在逻辑器件、动态随机存取存储器（DRAM）及先进封装领域全面推进三维缩放（3D Scaling）技术，旨在同步实现系统性能跃升与功耗控制。
随着大语言模型参数量呈指数级增长，AI处理器的能耗急剧攀升，“内存墙”问题已成为行业共识。应用材料公司副总裁穆昆德·斯里尼瓦桑表示，应对该挑战的破局点在于三维缩放。公司2026财年第三季度财报显示，营收达91.2亿美元，同比增长25%，主要得益于AI浪潮带动的材料工程解决方案需求爆发。面对当前半导体需求远超供给的局面，产能扩张必须与技术研发并行推进。在实际数据中心部署中，数据搬运功耗已占系统总能耗的半数以上，三维结构通过缩短物理走线距离，可直接降低信号传输延迟与电容负载，从而在不牺牲算力的前提下延长集群运行时间。
核心工艺迁移：从逻辑制程到DRAM的跨域优化
在技术路线上，应用材料公司正将逻辑制程的材料工程经验向存储领域平移。针对DRAM外围电路晶体管，公司采用硼掺杂硅锗（SiGe）选择性外延生长工艺，利用由此产生的晶格应变直接提升载流子迁移率并降低漏电损耗。目前，DRAM外围电路正经历从高介电常数金属栅极（HKMG）向鳍式场效应晶体管（FinFET）架构的过渡。伴随极紫外光刻（EUV）技术的普及，单颗芯片内的存储单元与晶体管密度持续攀升，铜互连层数也随之增加。这意味着存储芯片的性能突破，高度依赖晶圆厂能否快速导入已在逻辑代工端验证成熟的薄膜沉积与刻蚀设备。对于下游封测厂而言，外围电路性能的优化将直接决定HBM与逻辑GPU之间的信号延迟指标，采购时需重点关注设备的台阶覆盖性与薄膜均匀性参数。铜互连工艺的复杂化也意味着大马士革工艺中的化学机械抛光（CMP）步骤将面临更严苛的平坦度要求，相关耗材与检测设备的替换周期将相应缩短。
HBM演进与面板级封装：突破堆叠物理极限
高带宽存储器（HBM）的垂直堆叠严重依赖硅通孔（TSV）技术，TSV通道占用面积导致HBM裸片尺寸可达标准DRAM的两倍，同等容量下晶圆消耗量需增加三至四倍。为维持能效比，行业正加速从微凸块（Microbump）堆叠向混合键合（Hybrid Bonding）转型。该技术能消除芯片间距，大幅提升散热效率，并将输入输出（I/O）密度推升至每平方毫米百万级水平。应用材料公司此前联合合作伙伴推出的Kinex系统采用裸片对晶圆（Die-to-Wafer）方案，可将工序间等待时间从13小时压缩至1小时，显著改善产线节拍。混合键合对表面平整度与对准精度的要求极高，传统等离子体清洗与临时键合解键合设备需进行针对性升级，这为上游零部件供应商提供了明确的迭代方向。高密度互连带来的热管理压力要求基板材料的热导率显著提升，有机基板向玻璃基板或复合材料的过渡进程可能加快。
在封装基板与光学互联方向，公司重点布局面板级技术以替代传统的300毫米圆形硅片。传统圆片加工方形互连衬底时边缘损耗严重，单片仅能产出四至五枚。应用材料公司规划将面板规格扩展至最大600×600毫米，配合已收购的NEXX技术，可大幅摊薄制造成本。共封装光学（CPO）技术将电子芯片与光芯片在封装层级融合，进一步缩短电信号传输距离。公司强调，逻辑器件涉及两千余道工序，存储器超一千二百道，单一环节的局部优化已触及天花板，必须转向全流程协同设计。面板化生产不仅要求光刻与刻蚀设备具备更大的行程范围，还需引入新型真空传输机制以防止微粒污染，这对现有洁净室动线规划提出了新挑战。大型面板在热处理过程中的翘曲控制成为工艺难点，温控系统的响应速度与均温性将成为设备选型的核心指标。
供应链协同方面，应用材料公司在韩国京畿道乌山市设立的应用协作中心（ACC Korea）正与三星电子、SK海力士开展联合技术开发与量产验证。作为EPIC（设备与工艺革新商业化中心）创始伙伴，韩企在得克萨斯州泰勒等地扩建晶圆厂期间，也能获得持续的人才与技术支援。对于中国本土半导体设备商与封测企业而言，三维缩放带来的外延沉积、混合键合对准及面板级切割需求正在重塑上游装备采购清单。关注多物理场仿真能力、低热膨胀系数材料适配性以及跨代际工艺兼容性，将成为切入高端存储与先进封装供应链的关键门槛。在进口设备交付周期普遍拉长的背景下，掌握核心工艺模块的自主可控能力，是保障产线连续运转与良率爬坡的必由之路。国内厂商若能率先突破高精度对准算法与大尺寸面板传输机构的工程化瓶颈，有望在下一代HBM扩产潮中获取实质性订单份额。针对成熟制程产线的自动化改造与旧机台备件国产化替代，也将形成稳定的现金流支撑。