英特尔（Intel）于VLSI 2026大会上正式披露了其18A-P制程技术的详细规格。作为18A工艺的演进版本，18A-P目前已进入风险量产阶段，并引入了名为“Power Boost”的行业首创双接触晶体管架构。该工艺在保持与18A完全设计规则兼容的前提下，实现了同功耗下9%的性能提升或同性能下18%的功耗降低，主要面向对能效敏感的AI和高性能计算（HPC）应用场景。
18A-P的核心突破在于其“Power Boost”特性。英特尔利用PowerVia背面供电技术，为NMOS和PMOS晶体管实现了双接触结构。这种低电阻晶体管选项在匹配电容的情况下，显著增加了驱动电流并提升了工作频率。对于芯片设计而言，这意味着在相同的芯片面积（Footprint）内，可以压榨出更高的运行频率，特别适用于电源受限的高密度计算场景。目前，18A-P提供160nm和180nm两种晶体管单元高度，接触多晶硅间距为50nm，与基础版18A保持一致。
在热管理和互连性能方面，18A-P通过材料和设计创新带来了显著改善。借助增强的EDA工作流，其热阻降低了20-40%，这对于解决高密度芯片的散热瓶颈至关重要。硅通孔（TSV）电阻也改善了10-30%。英特尔还引入了PMOS迁移率增强技术，通过应变工程让电流在晶体管中更高效地流动，并新增了一对介于超低阈值电压（ULVT）和低阈值电压（LVT）之间的第五逻辑Vt选项，为设计师提供了更精细的速度与功耗平衡手段。
背面供电技术在18A-P中继续发挥关键作用。通过将主要电源布线移至晶圆背面，英特尔有效减少了正面互连的拥堵和应力。结合32nm金属工艺，该技术不仅实现了11%的面积缩减，还缩短了导线长度并减少了过孔数量。这种设计不仅降低了制造步骤，还提升了成本效益，为下一代芯片的构建提供了更具经济性的方案。
除了18A-P，英特尔代工部门还展示了多项前沿研究成果。在300mm GaN（氮化镓）与硅混合技术方面，团队实现了每级6.2阿焦耳（aJ）的功耗延迟积（PDP），效率比此前GaN逻辑方法高出1000倍以上，并展示了迄今最大规模的GaN集成逻辑电路。在CFET（互补场效应晶体管）领域，团队在45nm栅极间距下实现了3D晶体管堆叠，并通过选择性移除未使用器件简化了工艺。基于空气间隙的减成法钌（Ru）互连技术也展示了比传统铜互连高达35%的电容降低，从而提升了信号传输效率。
在商业化进展方面，英特尔已在Computex 2026上宣布，其下一代至强（Xeon）CPU Diamond Rapids将基于18A-P工艺制造。这一内部产品的采用向客户展示了对其工艺能力的信心。据报道，TeraFab、SpaceX和苹果等公司已与英特尔代工建立联系，而NVIDIA和Google等AI巨头也因供应链缺口扩大，预计将以不同方式利用其代工服务。
对于中国半导体产业链而言，18A-P的发布标志着先进制程竞争进入“背面供电+双接触”的新阶段。目前主要客户集中在北美科技巨头，但其对能效比的追求与当前AI芯片的发展趋势高度契合。国内企业在采购或评估替代方案时，需关注其在热阻改善和互连优化方面的具体数据，以及未来在成熟制程节点上的技术溢出效应。