台积电在2026年VLSI研讨会中首次公开其A16制程的详细技术架构，该制程作为N2制程的后继节点，核心突破并非传统晶体管尺寸缩小，而是引入了背面直接供电（Super-Power Rail, SPR）技术。晶体管结构延续纳米片（Nanosheet）设计，未公布具体尺寸参数，但通过将电源布线层从晶圆正面移至背面，实现了同一功耗下8%至10%的频率提升，或在同一频率下降低15%至20%的功耗，并使晶体管密度提升7%至10%。
该技术的关键在于将原本位于晶体管上方多层金属布线中的电源网络迁移至晶圆背面，通过直接接触方式实现电力传输。这一改变显著降低了电源路径的电阻和电感，减少了电压降（IR Drop）和信号延迟，尤其适用于高密度、高功耗的AI与高性能计算（HPC）芯片。英特尔在采用PowerVIA技术时总层数增加至18层以上，但台积电A16仍维持19层整体结构，表明其在不增加工艺复杂度的前提下完成了布线重构，具备更强的量产兼容性。
从技术演进角度看，A16的SPR并非孤立创新。此前，三星已在其HBM4/5封装中探索包覆式电源协同设计，而谷歌则在超大规模AI处理器中实践垂直供电（VPD）。台积电此次将SPR集成于先进逻辑制程，标志着其从“单点优化”向“系统级供电革命”的转变。对于中国芯片设计企业而言，这意味着未来在选择先进制程时，需重新评估电源网络布局对芯片热管理、信号完整性及良率的影响。
该制程的另一关键意义在于其与现有N2制程的高度兼容性。由于布线层结构变化不大，且晶体管密度提升有限，说明台积电在保持制造流程稳定性的前提下完成技术迭代。这对国内代工企业或芯片厂商在进行制程迁移时具有重要参考价值：即在不大幅调整封装或测试方案的情况下，可通过引入新型供电架构实现性能跃升。
对中国产业链的启示在于，若未来国产高端芯片（如AI加速器、数据中心CPU）计划采用类似技术，需提前布局背面处理工艺能力，包括晶圆减薄、背面通孔（TSV）形成、以及背面金属化等环节。配套的EDA工具也需支持背面供电网络的建模与仿真，否则可能引发电源噪声与热分布失衡问题。该技术对封装厂提出更高要求——需具备高精度对准能力与无损晶圆处理能力，以避免背面加工导致的晶圆破裂或电气短路。