韩国三星电子与SK海力士正加速将基于Compute Express Link（CXL）3.2标准的新型内存模块推向商用，以应对生成式AI从模型训练转向规模化推理后暴露出的内存容量瓶颈。当前主流AI服务器依赖高带宽内存（HBM）紧贴GPU部署，但HBM容量扩展受限于物理封装与成本——每增加1GB HBM往往需同步升级GPU及配套散热与供电系统。CXL内存作为独立于处理器的可扩展内存层，正成为突破该限制的关键路径。
SK海力士已在2024年6月美国拉斯维加斯HPE Discover大会上公开展示第二代CMM-DDR5样品：基于CXL 3.2协议、单模块容量256GB，是其第一代产品的两倍，运行于AI基础架构公司Liqid提供的池化内存服务器中。该模块采用DDR5颗粒，通过PCIe 5.0通道接入系统，延迟控制在约200纳秒量级，带宽达64GB/s，定位介于板载DRAM与NVMe SSD之间。目前尚未公布量产时间表，但已进入客户送样与平台适配阶段。三星方面则计划于2024年底启动下一代CMM-D模块量产，据7月初行业消息，受Intel和AMD新一代支持CXL 3.2的CPU平台交付延迟影响，实际量产或推迟至2027年初；三星强调“部分计划有所调整”，产线准备仍在按原节点推进。
CXL内存的核心价值在于解耦计算与内存资源。在传统架构中，GPU旁的HBM与CPU旁的DDR内存均绑定于特定处理器，无法跨芯片共享；扩容即意味着叠加GPU或CPU——直接推高整机功耗、散热复杂度与采购成本。而CXL允许将数百GB至TB级内存集中部署于机架级内存池，由多颗GPU或CPU按需调用。这对大语言模型在线服务尤为关键：推理过程中持续累积的键值缓存（KV Cache）若超出本地HBM容量，系统将频繁触发重计算或外存交换，导致吞吐骤降。实测显示，三星7月9日测试的1TB CXL内存池，在八卡GPU集群上实现约92%的纯DRAM推理性能，支持比传统配置大3倍以上的KV Cache驻留；SK海力士6月发表的研究则表明，在TB级CXL共享内存层支撑下，推理吞吐量最高提升35.7%。
需明确的是，CXL并非替代HBM，而是与其协同分工：HBM仍承担AI芯片核心计算所需的超高带宽数据供给（如Transformer层权重加载），而CXL负责承载规模更大、访问频次稍低的中间状态数据（如长上下文缓存、激活值暂存）。这种分层架构对软件栈提出新要求——内存控制器需智能识别热/冷数据流，固件需支持细粒度地址映射与故障隔离，操作系统与AI框架（如PyTorch、vLLM）必须集成CXL感知的内存管理策略。目前主流Linux内核已支持CXL 2.0基础功能，但CXL 3.2的设备发现、内存持久化与安全隔离特性仍依赖厂商定制驱动与固件配合。
对中国AI基础设施采购方与系统集成商而言，CXL内存模块的落地节奏直接影响2025–2026年智算中心升级路径。当前关注点应聚焦三方面：一是兼容性验证，需确认目标服务器平台（如浪潮、新华三、宁畅等国产AI服务器）是否已通过Intel/AMD最新CXL-ready CPU认证，并完成BIOS与固件升级；二是总拥有成本（TCO）测算，CXL模块单价虽低于同容量HBM，但需额外投入内存池管理卡、高速背板及配套散热设计，建议优先在KV Cache敏感型场景（如RAG增强检索、长文本生成）试点；三是供应链风险，三星与SK海力士CXL模块均采用DDR5颗粒，但其专用控制器与PHY IP多依赖美企授权（如Rambus、Synopsys），国产替代方案尚处FPGA原型验证阶段，批量交付预计不早于2026年。
美国与韩国市场对CXL的推动有其现实基础：当地超大规模数据中心运营商（如Meta、Microsoft）正面临GPU供应紧张与电力配额约束，被迫以“更少GPU+更多内存”重构AI推理架构；而韩国本土半导体设备与材料企业（如Wonik PSI、Semes）已围绕CXL模块封装开发出低翘曲基板与高导热TIM材料，形成局部配套优势。相较之下，中国AI服务器厂商虽已启动CXL平台预研，但DDR5内存颗粒采购仍高度依赖美光、三星、SK海力士，且CXL协议栈的自主固件开发进度滞后于硬件迭代，短期内仍将依赖国际厂商整体解决方案。
CXL内存的规模化落地，取决于服务器平台、固件生态与AI软件栈的三方协同成熟度，而非单一芯片厂商的量产能力。2025年将是验证期，真正进入主流采购清单需等待2026年CXL 3.2平台普及与头部云厂商规模化部署案例出现。